回答
写文章
悬浮助手
首页 > 技术情报 > PCB设计中如何提高超级结MOSFET的性能
×
图集已浏览完毕

PCB设计中如何提高超级结MOSFET的性能

发布时间: 2019.05.14
标签: PCB
关键字: PCB
内容来源:
电子发烧友网

导读:基于最近的趋势,提高效率成为关键目标,为了获得更好的EMI而采用慢开关器件的权衡并不值得。超级结可在平面MOSFET难以胜任的应用中提高效率。与传统平面MOSFET技术相比,超级结MOSFET可显著降低导通电阻和寄生电容。导通电阻的显著降低和寄生电容的降低虽然有助于提高效率,但也产生电压(dv/dt)和电流(di/dt)的快速开关转换,形成高频噪声和辐射EMI。

为驱动快速开关超级结MOSFET,必须了解封装和PCB布局寄生效应对开关性能的影响,以及为使用超级结所做的PCB布局调整。主要使用击穿电压为500-600V的超级结MOSFET。在这些电压额定值中,工业标准TO-220、TO-247、TO-3P和TO-263是应用最广泛的封装。封装对性能的影响有限,这是因为内部栅极和源极绑定线长度是固定的。只有引脚的长度可以改变,以减少封装的源极电感。如图1(a)所示,10nH的典型引线电感看起来不大,但这些MOSFET的di/dt可轻松达到500A/μs!假定di/dt为500A/μs,10nH引线电感上的电压为VIND=5V;而10nH引线电感的关断di/dt为1,000A/μs,可产生VIND=10V的电压。大多数应用和设计都未考虑到此附加电感也会产生电压,但这一点不可忽视。以上简单计算显示,封装的总源极电感,即绑定线和引脚电感必须降低至可接受的数值。噪声的另一个来源是布局寄生效应。有两种可见的布局寄生效应:寄生电感和寄生电容。1cm走线的电感为6-10nH,通过在PCB顶部添加一层并在PCB底部添加GND层,可降低此电感值。另一类型是寄生电容。图1(b)显示了布局中容性寄生效应的原理。寄生电容由两条相近走线之间或走线与另外一侧的地平面之间引起。另一种电容为器件和地平面间的电容。PCB板两面上的两个并行走线能够增加电容,同时还能减少回路电感,从而减少电磁噪声辐射。下次设计需要超级结MOSFET时,请考虑这些布局提示。

 

因为MOSFET是单极性器件,因此寄生电容是开关瞬态唯一的限制因素。电荷平衡原理降低了特定面积的导通电阻,而且,与标准MOSFET技术相比,相同RDS(ON)下的芯片尺寸更小。图1显示超级结MOSFET和标准平面型MOSFET的电容。标准MOSFET的Coss为中度线性变化关系,而超级结MOSFET的Coss曲线呈现高度非线性关系。因为单元密度较高,超级结MOSFET的Coss初始值较高,但超级结MOSFET中,在约50V漏源电压附近,Coss会迅速下降,如图2所示。当使用超级结MOSFET应用到PFC或DC/DC转换器时,这些非线性效应可能造成电压和电流振荡。图3显示简化的PFC电路示意图,包括功率MOSFET内部寄生元件和外部振荡电路,外部振荡电路包含由布板带来的外部耦合电容Cgd_ext.)。

 

图2:平面型MOSFET和超级结MOSFET输出电容的比较

一般来说,有多个振荡电路会影响MOSFET的开关特性,包括内部和外部振荡电路。在图3的PFC电路中,L、Co和Dboost分别是电感、输出电容和升压二极管。Cgs、Cgd_int和Cds是功率MOSFET的寄生电容。Ld1、Ls1和Lg1是功率MOSFET的漏极、源极和栅极邦定线以及引脚电感。Rg_int和Rg_ext是功率MOSFET的内部栅极电阻和电路的外部栅极驱动电阻。Cgd_ext是电路的寄生栅极-漏极电容。LD、LS和LG是印刷电路板(PCB)的漏极、源极和栅极走线杂散电感。当MOSFET打开或关闭时,栅极寄生振荡通过栅极-漏极电容Cgd和栅极引线电感Lg1在谐振电路内发生。

 

图3:包含功率MOSFET内外部寄生元件的PFC电路简图

在谐振条件(ωL=1/ωC)下,栅极和源极电压中生成的震荡电压远大于驱动电压。因谐振变化而产生的电压振荡与品质因数成正比,Q(=ωL/R=1/ωCR)。当MOSFET关闭时,漏极寄生电感(LD+Ld1)、栅极-漏极电容Cgd和栅极引线电感Lg1网络造成栅极振荡电压。如果栅极电阻(RG-ext.+Rg_int.)极小,则Q变大。另外,LS两端的压降和Ls1源极杂散电感在栅极-源极电压中产生振荡,可用表达式(1)表示。寄生振荡可能造成栅源极击穿、不良EMI、较大开关损耗、栅极控制失效,甚至可能造成MOSFET故障。

 

优化电路设计,最大限度地提高超级结MOSFET的性能而又不产生负面影响非常重要。

[声明]本文仅代表作者观点,不代表掌工知立场。如果你认为本网转载的内容涉及侵权,请作品的作者尽快与我们联系